新葡亰496net > 新葡亰496net >

直接数字合成器(DDS)的基础知识以及如何选择和使用它们

  DDS使用数字方法生成模拟波形,使其能够利用数字的可编程性和更高的集成度以及更低的成本。此外,DDS允许频率或相位几乎瞬时变化,使其成为高级数字调制技术(如频移键控(FSK)和扩频)的主要来源,以及使用干扰缓解技术(如跳频)。因此,DDS IC正在迅速取代或扩充传统的锁相环(PLL)和其他模拟RF源,同时仍然提供高稳定性和信号纯度。

  本文将回顾DDS技术的基础知识以及如何指定DDS IC。然后,它将介绍一些合适的DDS IC解决方案,并展示如何有效地应用它们。

  直接数字合成的工作原理数字合成基于相位累加器,其产生一系列数字状态,其值线性增加,形成数字斜坡。该信号是周期性的,表示输出波形的瞬时相位,从0到2p弧度​​。这是查找表的数字输入,它将数字斜坡转换为正弦波(图1)。而最常见的DDS输出波形是正弦波;也容易产生斜坡,三角波和方波。

  图1:直接数字频率合成器基于相位累加器,可产生波形的瞬时相位。查找表提供相位到幅度转换,应用于数模转换器,在滤波后产生所需的模拟输出。(图片来源:Digi-Key Electronics)

  相位到幅度查找表的输出被发送到数模转换器(DAC)并被转换成模拟波形,最常见的是正弦波形。由于DAC的输入是一系列采样值,因此输出具有量化步长。这些步骤以频域中的采样率的倍数产生光谱图像,这是不期望的。放置在DAC之后的低通滤波器可抑制这些不需要的光谱响应。

  相位累加器相位累加器是模N计数器,具有2N个数字状态,每个系统时钟输入脉冲递增。增量的大小取决于应用于累加器加法器阶段的调谐字M的值。调谐字修复了计数器增量的步长。这将决定输出波形的频率。

  相位累加器通常具有24至48位;24位有224或16,777,216个状态。该数字表示0到2p弧度​​之间的相位值的数量,或可实现的相位增量。对于24位相位累加器,相位分辨率为3.74 E-7弧度。如果使用更大的相位累加器,则相位增量变得更精细。

  图2:使用相位轮可视化调谐字如何影响DDS输出频率的16态相位累加器操作的简化视图。(图片来源:Digi-Key Electronics)

  累加器状态是周期性的并且表示为位于圆上。圆上的点表示累加器的所有相位状态。在这种情况下,为简单起见,累加器具有16种状态。如果调谐字等于1,如上图所示,则每个时钟的步进增量为1,并且在整个周期内选择所有状态。

  投影到相位轮的右侧是每个状态的模拟输出。由于这是一个量化器件,模拟输出保持其当前状态,直到时钟将相位轮推进到下一个状态。输出波形由包含十六个值的量化正弦波的单个周期组成。

  在下图中,调谐字值设置为2。使用此设置,选择相位轮上的每个其他状态。模拟输出现在由两个周期组成,每个周期有八个幅度,总共有十六个状态。将调谐字设置为2,输出频率现在是先前获得的值的两倍。

  DDS的输出频率由调谐字值设定,并与调谐字的值成比例增加。采样率保持固定在系统时钟速率,输出样本之间的时间是恒定的。输出频率取决于调谐字增量,因此随着调谐字值的增加,每个输出周期中的步数更少,从而增加了频率。可以增加调谐字,直到每个周期只有两个采样,这使得DDS输出达到其奈奎斯特频率,或系统时钟速率的一半。通常,DDS受设计限制,始终具有小于奈奎斯特极限的输出频率。

  相位累加器的输出,即输出波形的瞬时相位,用于驱动相位到幅度转换器。相位到幅度转换器输出一个数字字,其值是输入相位的正弦波形的幅度。

  注意,用于驱动相位到幅度转换器的位数小于用于相位累加器的位数。这被称为相位截断,用于减小相位累加器之后的数字级的管芯面积和功耗。虽然它确实会产生一些虚假的光谱成分,称为截断杂散,但它们通过精心设计而最小化。

  输出低通滤波器的原因由于它们的阶梯特征,图2中所示的波形是谐波丰富的。因此,需要使用低通滤波器来消除这些频谱谐波,以及DDS内其他过程产生的其他寄生频率响应。

  例如,时钟频率为fc且输出频率小于fc/ 2的器件的DDS输出频谱如图3所示。输出频谱显示输出频谱线fout及其上方的图像频率和低于时钟频率,其所有谐波达到和超过第三个。

  图3:DDS的频谱视图,系统时钟频率为fc,输出频率为fout,表示输出频率分量高达时钟的三次谐波。(图片来源:ADI公司)

  DDS输出频率范围为0 Hz至fc/ 2的奈奎斯特极限。sin(x)/ x整形归因于时域中的量化信号,如图2所示.sin(x)/ x函数的零点出现在时钟频率及其所有谐波处。可以应用幅度校正来消除sin(x)/ x整形,以便改善输出范围内的幅度平坦度。

  应用具有高于DDS频率范围的锐截止的低通滤波器,以显着降低奈奎斯特以上的频谱分量的幅度。如果DDS频率范围扩展到奈奎斯特频率,那么滤波器将需要无限陡峭的截止斜率,以便排除与时钟频率相关的较低图像频率,这将与奈奎斯特频率重叠。这是DDS频率范围很少扩展到奈奎斯特频率的一个原因。

  使用商用DDS IC进行设计选择和使用DDS时需要考虑很多事项。首先,考虑应用程序的必要功能;所需的频率范围,幅度和偏移范围,波形,分辨率和调制能力。信号纯度通常是选择信号源的一个因素。无杂散动态范围(SFDR),总谐波失真(THD)和相位噪声是关键规格,功耗也是如此,特别是在移动应用中。

  ADI公司的AD9834BRUZ-REEL7就是低功耗DDS的一个很好的例子(图4)。该器件由三线毫瓦(mW)。它可以输出正弦波,斜波和方波功能,最大时钟频率为50兆赫兹(MHz),如图所示为数字时钟输入MCLK。根据之前的奈奎斯特讨论,该时钟频率意味着它可以输出高达25 MHz的波形。

  图4:ADI公司AD9834低功耗DDS的内部功能框图。该器件从3 V电源消耗20 mW,可产生高达25 MHz的正弦波,斜波和方波功能。(图片来源:ADI公司)

  相位累加器的长度为28位,在50 MHz的时钟频率下产生0.186 Hz的频率分辨率。相位噪声还取决于MCLK输入的质量,并显示为与载波偏移的函数(图5)。对于AD9834,相位噪声为-120 dBc / Hz,偏离载波1 kHz,FOUT为2 MHz,MCLK为50 MHz。

  AD9834的特性包括双频和相位寄存器,支持频率和相位调制。此外,可以使用相位累加器输出旁路正弦只读存储器(ROM)来驱动DAC,以产生斜坡功能。符号位在输出引脚处可用,为时钟生成提供方波。

  为了帮助设计过程,供应商通常会提供良好的选择工具来简化任务。模拟器件的ADIsimDDS支持AD9834 DDS,这是一种在线交互式设计工具,可让设计人员评估各种配置,包括输出频率,调谐字和参考时钟(图6)。

  图6:ADI公司的ADIsimDDS交互式设计工具让设计人员可以尝试各种DD配置和过滤选项。(图片来源:ADI公司)

  ADIsimDDS程序首先选择特定的DDS产品,在本例中为AD9834。用户输入系统时钟频率和所需的输出频率,程序计算相位累加器的调谐字。频域显示屏显示DDS输出的频谱,包括输出信号,谐波,DAC图像,时钟谐波和时钟图像。可以将滤波器模拟器应用于DDS输出,以查看各种滤波器对输出频谱的影响。

  AD9952不使用MCLK输入。相反,它有一个内置时钟振荡器和一个相关的PLL倍频器,可以使用一个外部晶振将时钟乘以4到20倍(图7)。拥有自己的内部系统时钟(高达400 MSPS),使DDS能够实现120dBc / Hz @ 1 kHz偏移的低相位噪声。

  图7:AD9952采用外部晶振的输入并生成自己的内部系统时钟,以更好地控制更高性能所需的条件,例如更低的相位噪声。(图片来源:ADI公司)

  对于更宽的频率范围,ADI公司的AD9957BSVZ-REEL支持高达1千兆赫(GHz)的时钟速率,输出频率高达400 MHz,适用于高级通信应用。该器件采用32位相位累加器和14位高速DAC,用作正交调制器,并产生由8个相位/频率寄存器控制的同相(I)和正交(Q)分量。这些用于在输出端产生正交调制数据流。可选的反SINC(sin(x)/ x)滤波器可用于补偿先前讨论的sin(x)/ x整形。

  结论随着设计人员不断挑战提高无线系统性能,尺寸,成本和功耗,DDS显示出是一个不错的选择。它们为信号生成带来了数字稳定性,灵活性和可重复性,提供多种输出波形和先进的调制功能,包括频率和相位跳变。当他们成为设计师工具包的一部分时,供应商也通过使用缩短设计过程的高级工具简化了他们的选择和集成。

  随着无线设备数量的激增,设计人员正在使用越来越复杂多变的波形,来满足应用在数据速率、干扰抑制、成本、封装和低功耗方面的要求。这些波形需要有稳定的射频源:可以根据需要进行调...